PAT-NO: JP407022513A

DOCUMENT-IDENTIFIER: JP 07022513 A

TITLE: SEMICONDUCTOR DEVICE AND ITS

MANUFACTURE

PUBN-DATE: January 24, 1995

INVENTOR-INFORMATION:

NAME

TAKAGI, MARIKO YOSHII, ICHIRO YASUDA, HIROO IKEDA, NAOKI HAMA, KAORU

ASSIGNEE-INFORMATION:

NAME COUNTRY
TOSHIBA CORP N/A
TOSHIBA MICRO ELECTRON KK N/A

APPL-NO: JP05190949

APPL-DATE: July 5, 1993

INT-CL (IPC): H01L021/82, H01L021/3205 , H01L029/43

ABSTRACT:

PURPOSE: To provide an FPGA construction equipped with an antifuse element capable of accurately operating at a predetermined program voltage and its manufacture.

CONSTITUTION: An opening 5 is formed in an insulation film 4 covering an aluminum wiring 2 in a lower layer; a Ti/TiN barrier metal

layer 17 is formed over an exposed aluminum wiring 2, and this is used as the first electrode of the antifuse element. An antifuse film consisting of a silicon nitride film 20 (0.6≤ N/Si≤ 1.2) is formed over it. Then, barrier metal layers 18 and 8 as a second electrode are formed over the layer and come into contact with aluminum wiring 11 in upper layer. Since a barrier metal is used for electrode, the occurrence of hillock on aluminum wiring can be prevented. By making the opening 5 to a tapered shape, a wire cut off at a level difference inside an opening of antifuse film 20 can be prevented. This antifuse film is characteristic in that it has a dielectric constant lower than that of amorphous silicon, a high electric resistivity and a desired breakdown voltage.

COPYRIGHT: (C) 1995, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 許出顧公開番号

特開平7-22513

(43)公開日 平成7年(1995)1月24日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ					技術表示箇所	
H01L										
	21/3205 29/43									
	,		8122-4M	H01L 21/82				F		
			8826 - 4M	21/ 88		Z				
			審查請求	未請求	請求項	の数4	FD	(全 11 頁)	最終質に続く	

(21)出願番号 特願平5-190949

(22)出顧日

平成5年(1993)7月5日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区場川町72番地

(71)出願人 000221199

東芝マイクロエレクトロニクス株式会社

神奈川県川崎市川崎区駅前本町25番地1

(72)発明者 高木 万里子

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝総合研究所内

(72)発明者 吉井 一郎

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝総合研究所内

(74)代理人 弁理士 竹村 壽


最終頁に続く

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【目的】 所定のプログラム電圧で正確に動作できるアンチヒューズ素子を備えたFPGAの構造及びその製造方法を提供する。

【構成】 下層のアルミニウム配線2を被覆する絶縁膜4に開孔部5を形成し、露出したアルミニウム配線2の上にTi/TiNバリアメタル層17を形成してこれをアンチヒューズ素子の第1の電極とする。その上に窒化シリコン膜(0.6≦N/Si≦1.2)20からなるアンチヒューズ膜を形成する。その上に、第2の電極となるバリアメタル層18、8を形成し、上層のアルミニウム配線11と接触させる。電極にバリアメタルを用いるのでアルミニウム配線のヒロックの発生を防止する。開孔部5をテーパ状にするとアンチヒューズ膜20の開孔部内での段切れが防止される。このアンチヒューズ膜はアモルファスシリコンより比誘電率が低く、抵抗率が高く、所望の破壊電圧を有する特長を備えている。



【特許請求の範囲】

【請求項1】 半導体基板と、

前記半導体基板上に形成された第1のアルミニウム配線 ٤.

前記第1のアルミニウム配線の上に形成され、この第1 のアルミニウム配線と電気的に接続された第1の電極 と、

前記半導体基板上に形成された第2のアルミニウム配線

前記第2のアルミニウム配線の上に形成され、この第2 10 のアルミニウム配線と電気的に接続された第2の配線 と、前記第1及び第2の電極と接触しているアンチヒュ ーズ膜とを備え、

前記第1及び第2の電極は、アルミニウムに対するバリ アメタルからなり、前記アンチヒューズ膜は、シリコン と窒素の原子組成比 (N/Si)が0.6から1.2の 間にある窒化シリコンを用いることを特徴とする半導体 装置。

【請求項2】 半導体基板と、

前記半導体基板上に形成された第1のアルミニウム配線 20

前記第1のアルミニウム配線の上に形成され、この第1 のアルミニウム配線と電気的に接続された第1の電極

前記半導体基板上に形成され、前記第1の電極及び第1 のアルミニウム配線を被覆する絶縁膜と、

前記絶縁膜上に形成され、前記第1の電極とは前記絶縁 膜に形成した開孔部を介して接触しているアンチヒュー ズ膜と、

の第2の電極と、

前記半導体基板上に形成され、前記第2の電極と接触す る第2のアルミニウム配線とを備え、

前記第1及び第2の電極は、アルミニウムに対するバリ アメタルからなり、前記アンチヒューズ膜は、シリコン と窒素の原子組成比 (N/Si)が0.6から1.2の 間にある窒化シリコンを用いることを特徴とする半導体 装置。

【請求項3】 半導体基板の主面上に第1のアルミニウ ム配線を形成する工程と、

前記第1のアルミニウム配線の上に、この第1のアルミ ニウム配線と電気的に接続された第1の電極を形成する 工程と、

前記半導体基板上に前記第1の電極及び第1のアルミニ ウム配線を被覆するように絶縁膜を形成する工程と、

前記絶縁膜に開孔部を形成して前記第1の電極を部分的 に露出させる工程と、

前記絶縁膜上に前記第1の電極とは前記開孔部を介して 接触しているアンチヒューズ膜をプラズマCVDにより 形成する工程と、

前記アンチヒューズ膜上に単層もしくは複層の第2の電 極を形成する工程と、

前記半導体基板上に前記第2の電極と接触する第2のア ルミニウム配線を形成する工程とを備え、

前記第1及び第2の電極はアルミニウムに対するバリア メタルからなり、前記アンチヒューズ膜はシリコンと窒 素の原子組成比 (N/Si)が0.6から1.2の間に ある窒化シリコンを用いることを特徴とする半導体装置 の製造方法。

【請求項4】 前記開孔部の形状を下部径より上部口径 の方が広くなるようなテーパ状にする工程を有すること を特徴とする請求項3に記載の半導体装置の製造方法。 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、アンチヒューズ素子を 備えた半導体装置に係り、とくに、FPGA (Field Pr ogrammable Gate Array) の構造及びその製造方法に関 する。

[0002]

【従来の技術】アンチヒューズ素子は、1対の導体とそ の間に挿入された高抵抗体又は絶縁体からなり、初期状 態(非プログラム状態)においては絶縁もしくは高抵抗 性を示すが、所定の電圧印加後 (プログラム状態) には 低抵抗化して導通状態となる電気的にプログラム可能な 要素である。このアンチヒューズ素子は、従来ヒューズ ROMなどのPROMに用いられ、さらに、近年ではゲ ートアレイの一種であるFPGAにも使われている。ゲ ートアレイは、基本セルを並べたチップをあらかじめ作 製しておき、配線接続だけを行うことで、ユーザー所望 前記アンチヒューズ膜上に形成された単層もしくは複層 30 のLSIを短期間に開発できる特徴をもっている。従 来、その配線はCAD (Computer Aided Design)上で作 成した配線パターンをマスクにして作製していたため、 作製する個数が少ないと 1 チップ当たりのマスク作製費 用が大きくなる傾向にある。そこで、近年ユーザーがマ スクを作製することなく配線を接続できるような前記F PGAといわれるゲートアレイが開発された。 FPGA はメーカーが複数の基本セルとそれらを任意に結合でき るように、通常、層間絶縁膜を介して形成された2層の 配線群を格子状に配置し、その格子の交点において配線 40 間の層間絶縁膜に開口を設け、そこに薄い絶縁膜が配線 間に介在するように構成された半導体チップを形成す

> 【0003】この薄い絶縁膜は通常の動作電圧を印加し たときは非導通状態であるが、所定の電圧を加えると不 可逆的な絶縁破壊がおこり上下の配線が導通されるもの である。この半導体チップには任意の格子点の絶縁膜に その所定の電圧を印加するための装置が搭載されてい る。メーカーはこのような半導体チップにパッケージン グを施して販売する。ユーザーは、この所定の電圧を印 50 加する装置を用いて任意の絶縁膜を導通させることで2

配線間の接続を行い、これを所望の回数繰り返すことで 所望の配線を実現する事ができる。このようなFPGA で用いられる導電層に挟まれた絶縁膜は、通常時には絶 縁され、所望の時に導電されるという、一般のヒューズ 素子と反対の性質を持つことからアンチヒューズ素子と よばれている。FPGAで使用されるアンチヒューズ素 子は、論理回路中に組み込まれるので、回路の動作スピ ード低下を招かない特性が必要となる。

【0004】したがってアンチヒューズ素子に要求され る特性としては、従来通り、(1)初期状態において は、絶縁もしくは十分に高抵抗状態にあること、(2) 所望のプログラム電圧で導通すること、(3)プログラ ム時に選択されたアンチヒューズ素子は、プログラム終 了後には永続的に十分に低抵抗であること、(4)プロ グラム時に非選択であったアンチヒューズ素子は、プロ グラム終了後には通常の回路動作電圧で永続的に絶縁性 もしくは高抵抗性を維持すること、(5)非導通状態の アンチヒューズ素子のキャパシタンスが小さいことなど がある。このアンチヒューズ素子の特性を良好なものに することは、アンチヒューズ素子のプログラムアリゴリ 20 ズムとならんで、競争力のあるFPGAを実現する上で 極めて重要である。これまでにアンチヒューズ素子を実 現する構造として高濃度半導体基板とドープドポリシリ コン、ドープドポリシリコンとA1配線、A1配線とA 1配線などの導体電極間に絶縁膜或いはアンドープポリ シリコン、アモルファスシリコン、シリコンナイトライ ドなどの高抵抗半導体膜を挟んだものが提案されてい る。アンチヒューズ素子を実際にLSI内に用いる場 合、前述のアンチヒューズ素子に要求される特性を、例 えば、プログラム電圧、回路速度などを実際にどの位の 30 性能をターゲットとするか、その用途にしたがって実現 するように構造及び材料を選択する必要がある。

【0005】なぜなら、例えば、絶縁又は高抵抗部は、 物性的には、膜厚を厚くして絶縁性を高くすれば、リー ク電流、キャパシタンスが減るがプログラム電圧が増大 し、導通後の抵抗が高くなり、非導通アンチヒューズの 長期信頼性が悪くなるという相反する性質を持つからで ある。電極部についても、低抵抗半導体を用いるより金 属を用いるほうが、導通後の抵抗が低くなると言うこと は知られているが、信頼性の面では、良くないことが、 やはり知られている。この様に、すべての要件をすべて 満足させることは不可能であり、前述の特性(1)~ (5)のいずれに重きを置くかで材料の選択が決まり、 用途に応じて最適なアンチヒューズ素子を提供しなけれ ばならない。

【0006】このアンチヒューズ素子を前述のようにF PGAに適用した場合を考える。実際にゲート数が数M 規模のFPGAに適用したアンチヒューズ素子に要求さ れる特性は、(a)初期状態のアンチヒューズ素子1個 pp<20V(現状では、通常動作電圧Vddに対して、 1.5 Vdd < Vpp < 3 Vddである。)、(c)プログラ ムされた導通アンチヒューズ素子1個当たりの抵抗Ron <150Ω、(d) プログラムされなかった非導通アン チヒューズ素子1個当たりの抵抗 $Roff > 1G\Omega$ 、

(e) 非導通アンチヒューズ素子1個当たりの容量Cof f <3 f F、(f) 非導通アンチヒューズ素子は、通常 回路動作時に動作電圧Vddで10年間Roff を維持する ことなどが有る。これらはLSI1チップ当たりの許容 10 消費電力、回路動作時の動作速度、長期信頼性、従来の ゲートアレイ(GA)技術やプロセスとの互換性などか ら決まっている。とくに、FPGAに適用する場合はP ROMなどのメモリに用いる場合とは異なり、論理回路 であるので、スピードに対する要求が厳しく、スピード を念頭に置いた材料や構造の選択が必要になる。

【0007】図15を参照して従来のA1配線間に介在 させたアンチヒューズ素子の代表的な例を説明する(U SP5100827号明細書参照)。シリコン半導体基 板1の上に形成された下層のA1配線2上にバリアメタ ル層 (TiW) 3を堆積させパターニングしてアンチヒ ューズ素子の第1の電極を形成する。電極としてA1層 とバリアメタル層の積層構造を用いるのは、Alが後熱 処理工程により拡散して高抵抗材料であるアモルファス シリコンとシリサイド反応を起こして工程構成が損なわ れるのを防ぐためである。この電極上に第1の絶縁膜4 を堆積する。その後第1の絶縁膜4に開孔部5を設け て、第1の電極のバリアメタル層3の表面を一部露出さ せる。なお、引き続くアモリファスシリコンの堆積時に アモルファスシリコンが開孔部5に適切に堆積するよう に、第1の絶縁膜4の膜厚は、開孔部5とのアスペクト 比が1/2となるようにする。その後、高抵抗層材料と してノンドープドアモルファスシリコン6を堆積し、開 孔部5上にのみアモルファスシリコンが残るようにパタ ーニングする。その後、プログラム後の導通部を低抵抗 化するために導体層7を堆積した後バリアメタル層8を 導体層7の上に形成する。その後第2の絶縁膜(プラズ マTEOS) 9を堆積させてバリアメタル層8を被覆 し、この絶縁膜9にアモルファスシリコン6上の開孔部 10を設ける。さらに、第2の絶縁膜9上に上層のA1 配線11を堆積し、パターニングする。 この様にして信 頼性の高いA1配線とA1配線との間に配置される。 [0008]

【発明が解決しようとする課題】この従来例は、A1配 線上にバリアメタル層を設けたり、アモルファスシリコ ンを堆積させる開孔部のアスペクトを規定したり、かな り信頼性の高いアンチヒューズ素子を実現させている が、FPGA用のアンチヒューズ素子としてプロセス的 な観点も含めて総合的に判断すれば、必ずしも適切な材 料選択や適切な構造になっていない。絶縁材料又は高抵 当たりの抵抗Rint >1GΩ、(b)プログラム電圧V 50 抗材料としてアモルファスシリコンを選択しているが、

アモルファスシリコンは、水素やその他の不純物の含有 量に依存してその抵抗率が変化することが知られている (N.Savvides, J. Appl. Phys., 56, 2789, 1984)。例えば、 水素の含有量が0%から10%に変化すると、アモルフ ァスシリコンの抵抗率が6桁も変化し、そのため、前述 の条件(a)を満たすために膜厚を数 n mから数100 0 n m まで変化させなければならない。 実際の工程では 低温での層間絶縁膜(SiO2)の堆積やシンターなど の後プロセスで水素がアモルファスシリコン中に入るこ とがあるが、その水素量の制御は難しく、したがって、 前記条件(a)に対して安定したアンチヒューズ素子を 形成することは、アモルファスシリコンを用いる以上非 常に困難であるという問題がある。

【0009】また、電極としてA1を用いた場合、A1 のアンチヒューズ材への拡散も問題であるが、さらに、 後熱工程でA1ヒロックが生じ、このヒロックがアンチ ヒューズ材をを突き抜けることの方が大きな問題であ る。これは、アンチヒューズ素子の初期不良や破壊電圧 の低下につながるからである。また、前記従来例におい て、アモルファスシリコンを適確に堆積させる手段とし 20 て、アンチヒューズ形成部分の開孔部のアスペクト比を 1/2以下にしているが、このような方法でも開孔部の エッジ部でのアモルファスシリコンの薄膜化は避けられ ず十分な孔かがきたいできない。さらに、実際にFPG A製品を製造する際に、従来のGAプロセスにアンチヒ ューズプロセスを組み込む観点から、この従来例には、 まだ改良する余地が大きい。この様に、A1配線間に設 けられるアンチヒューズ素子の構造やプロセスでは、実 際にFPGAに用いようとすると、従来のプロセスに整 題があった。問題点としてはプロセスに安定なアンチヒ ューズ膜を得ること、A 1 配線上のヒロックの発生を防 止すること、アンチヒューズ膜を適確に堆積できる構造 を得ること、プロセスインテグレーッションを念頭に置 いたビアを形成することなどがある。本発明は、この様 な事情によってなされたものであり、安定でかつ従来の プロセスとの整合がとれたアンチヒューズ素子の構造及 びその製造方法を提供することを目的としている。

[0010]

【課題を解決するための手段】本発明は、第1の電極/ 40 アンチヒューズ膜/第2の電極構造のアンチヒューズ素 子のアンチヒューズ膜にシリコン窒化膜(但し、1.2 ≥N/Si≥0.6)を用い、電極にはアルミニウムに 対するバリアメタルを用い、更に、アンチヒューズ素子 が配置される層間絶縁膜の開孔部はテーパ状にすること に特徴がある。すなわち、本発明の半導体装置は、半導 体基板と、前記半導体基板上に形成された第1のアルミ ニウム配線と、前記第1のアルミニウム配線の上に形成 され、この第1のアルミニウム配線と電気的に接続され

アルミニウム配線と、前記第2のアルミニウム配線の上 に形成され、この第2のアルミニウム配線と電気的に接 続された第2の配線と、前記第1及び第2の電極と接触 しているアンチヒューズ膜とを備え、前記第1及び第2 の電極は、アルミニウムに対するバリアメタルからな り、前記アンチヒューズ膜は、シリコンと窒素の原子組 成比(N/Si)が0.6から1.2の間にある窒化シ リコンを用いることを第1の特徴としている。

6

【0011】また、半導体基板と、前記半導体基板上に 形成された第1のアルミニウム配線と、前記第1のアル ミニウム配線の上に形成され、この第1のアルミニウム 配線と電気的に接続された第1の電極と、前記半導体基 板上に形成され、前記第1の電極及び第1のアルミニウ ム配線を被覆する絶縁膜と、前記絶縁膜上に形成され前 記第1の電極とは前記絶縁膜に形成した開孔部を介して 接触しているアンチヒューズ膜と、前記アンチヒューズ 膜上に形成された単層もしくは複層の第2の電極と、前 記半導体基板上に形成され、前記第2の電極と接触する 第2のアルミニウム配線とを備え、前記第1及び第2の 電極は、アルミニウムに対するバリアメタルからなり、 前記アンチヒューズ膜は、シリコンと窒素の原子組成比 (N/Si)が0.6から1.2の間にある窒化シリコ ンを用いることを第2の特徴としている。本発明の半導 体装置の製造方法は、半導体基板の主面上に第1のアル ミニウム配線を形成する工程と、前記第1のアルミニウ ム配線の上に、この第1のアルミニウム配線と電気的に 接続された第1の電極を形成する工程と、前記半導体基 板上に前記第1の電極及び第1のアルミニウム配線を被 覆するように絶縁膜を形成する工程と、前記絶縁膜に開 合が取れ、また、安定した素子を製造するという点で間 30 孔部を形成して前記第1の電極を部分的に露出させる工 程と、前記絶縁膜上に前記第1の電極とは前記開孔部を 介して接触しているアンチヒューズ膜をプラズマCVD により形成する工程と、前記アンチヒューズ膜上に単層 もしくは複層の第2の電極を形成する工程と、前記半導 体基板上に前記第2の電極と接触する第2のアルミニウ ム配線を形成する工程とを備え前記第1及び第2の電極 はアルミニウムに対するバリアメタルからなり、前記ア ンチヒューズ膜はシリコンと窒素の原子組成比 (N/S i)が0.6から1.2の間にある窒化シリコンを用い ることを特徴としている。前記開孔部の形状を下部径よ り上部口径の方が広くなるようなテーパ状にしても良 11

[0012]

【作用】アンチヒューズ素子のアンチヒューズ膜として 前記の様な窒化シリコンを用いることにより前述のアン チヒューズ素子としての特性(a)~(f)を満足する ことができる。また、このアンチヒューズ素子は、半導 体基板上に形成されたアルミニウム配線間に配置される ものであるので、アルミニウム配線上に形成されるアン た第1の電極と、前記半導体基板上に形成された第2の 50 チヒューズ素子の電極には、アルミニウムを安定させる

バリアメタルを用いる。また、アルミニウム配線上に絶 縁膜を被覆し、この絶縁膜に形成した開孔部を介してア ンチヒューズ膜をアルミニウム配線上の電極と接触させ る場合に、この開孔部の上部の開口部分の口径を下部の 底面の口径より大きくしてテーパ状にし、このアンチヒ ューズ膜を開孔部内に均一に形成する。

[0013]

【実施例】以下、図面を参照して本発明の実施例を説明 する。まず、図1を参照して第1の実施例を説明する。 図は、FPGAタイプの半導体装置の半導体基板上に形 10 成されたアルミニウム配線間に形成したアンチヒューズ 素子の断面図である。半導体装置の各構成要素に付され た番号は、共通するものは、前記従来例と同じ番号を用 いている。基板としては、シリコン半導体基板を用い、 ここに半導体装置を形成する。半導体基板1の主面に は、膜厚400mm程度の厚いフィールド酸化膜12が 形成されている。さらに、半導体基板1上には、例え ば、このフィールド酸化膜12上に、半導体基板1に形 成された素子のポリシリコンゲート (図示せず) に連続 的に接続している膜厚400mm程度のポリシリコン配 20 線13が形成されている。 このポリシリコン配線13を 含めて半導体基板1上に、CVD (Chemical Vapour De position) などによりSiO2絶縁膜14を300nm 程度堆積する。さらに、この上に膜厚1000mm程度 のBPSG (Borophospho-Silicate Glass) の絶縁膜1 5が形成されている。ポリシリコン配線13と電気的に 接続されている膜厚800mm程度の第1アルミニウム 配線2が形成されている。

【0014】第1アルミニウム配線2の下地層には、例 えば、Ti/Ti Nバリアメタル層16が20/70n 30 m程度形成されている。この第1アルミニウム配線2の 上にも20/70 n m厚程度のT i /T i Nバリアメタ ル層17が形成されている。このバリアメタル層17 は、アンチヒューズ素子の第1の電極となる。この第1 アルミニウム配線2を被覆するようにBPSG絶縁膜1 5上にTEOS膜からなるSiOz 絶縁膜4を形成す る。この絶縁膜4の所定の部分を選択的にエッチングし てバリアメタル層17の表面が露出するように開孔部5 を設ける。原子組成比(N/Si)が0.6~1.2の シリコン窒化膜から構成されたアンチヒューズ膜20が 40 開孔部5のバリアメタル層17上及び絶縁膜4上に形成 されている。そして、その上に20/70 nm厚程度の Ti/TiNバリアメタル層18が形成されている。バ リヤメタル層18を被覆するように絶縁膜4上に、例え ば、TEOS膜からなるSiO2 絶縁膜19を堆積させ る。この絶縁膜19は、平坦化し、この上に再びTEO S膜からなる膜厚が約500 nmのSiO2 絶縁膜21 を形成する。この絶縁膜19、21の所定の部分を選択 的にエッチングしてバリアメタル層18の表面が露出す るように開孔部10を形成する。

【0015】絶縁膜21上、絶縁膜19、21に形成さ れた開孔部10側壁上及び開孔部10内で露出している バリアメタル層18の表面上に20/70nm程度の厚 さを有するTi/TiNバリアメタル層8を形成し、こ れを下地層としてその上に膜厚約1000nmの第2ア ルミニウム配線11を形成する。このバリアメタル層8 及びバリアメタル層18は、積層されており、アンチヒ ューズ素子の第2の電極を構成している。 第2アルミニ ウム配線11を被覆するように、また、TEOS膜から なる膜厚500nm程度のSiO2 絶縁膜22を形成 し、その上にプラズマCVDなどによるSi3 N4 絶縁 膜23を形成して表面を安定化する。次ぎに、図2を参 照して第2の実施例について説明する。図は、FPGA のアルミニウム配線間のアンチヒューズ素子を中心にし た半導体基板の部分断面図である。下層のポリシリコン 配線やフィールド酸化膜等は省略した。 半導体基板1の 主面には、BPSG絶縁膜15が形成されている。その 上に膜厚800mm程度の第1アルミニウム配線2が形 成されている。第1アルミニウム配線2の下地層には、 例えば、Ti/TiNバリアメタル層16が20/70 nm程度形成されている。この第1アルミニウム配線2 の上にも20/70nm厚程度のTi/TiNバリアメ タル層17が形成されている。

【0016】このバリアメタル層17は、アンチヒュー ズ素子の第1の電極となる。この第1アルミニウム配線 2を被覆するようにBPSG絶縁膜15上にSiO2 絶 縁膜4が形成されている。この絶縁膜4の所定の部分を 選択的にエッチングしてバリアメタル層17の表面が露 出するように開孔部5を設ける。この原子組成比 (N/ Si)が0.6~1.2のシリコン窒化膜から構成され たアンチヒューズ膜20が開孔部4のバリアメタル層1 7上及び絶縁膜4上に形成されている。 ついでその上に **20/70 n m 厚程度のT i / T i N バリアメタル層 1** 8が形成されている。図のように、この開孔部の上部の 開口部分の口径は、下部の底面の口径より大きくして絶 縁膜4の開孔部をテーバ状になっており、この上部の口 径は、例えば、1~2μmであり、下部の底面の径は、 例えば、約0.8μmになっている。 開孔部の内壁が垂 直に形成されていると、アンチヒューズ膜である窒化シ リコン膜がこの内壁に均一に形成されず、薄膜部分も生 じるので、テーパ状にして内壁に傾斜を持たせ、アンチ ヒューズ膜を開孔部内に均一に形成させる。このバリヤ メタル層18を被覆するように絶縁膜4上にSiO2絶 縁膜19を堆積し、これを平坦化する。この上にSiO 2 絶縁膜21を形成する。この絶縁膜19、21の所定 の部分を選択的にエッチングしてバリアメタル層18の 表面が露出するように開孔部10を形成する。

【0017】絶縁膜21上、絶縁膜19、21に形成された開孔部10側壁上及び開孔部10内で露出している がリアメタル層18の表面上に20/70nm程度の厚 10

さを有するTi/TiNバリアメタル層8を形成し、こ れを下地層としてその上に膜厚約1000nmの第2ア ルミニウム配線11を形成する。このバリアメタル層8 及びバリアメタル層18はアンチヒューズ素子の第2の 電極を構成している。第2アルミニウム配線11を被覆 するように、SiO2 絶縁膜22を形成し、その上にS i3 N4 絶縁膜23を形成して表面を安定化する。次い で、図3乃至図7を参照して半導体装置(FPGA)の 製造方法を中心にした第3の実施例を説明する。 図3乃 至図5は、製造工程断面図、図6は、その断面図であ り、図2に示すテーパ状の開孔部を有する絶縁膜を備え たFPGAを示している。図7は、FPGAの論理回路 間に形成された配線間に配置されたアンチヒューズ (A F)素子の素子アレイを示している。 図7に示すよう に、AF素子30は、配線2、11間に形成され、必要 に応じてプログラム (破壊) されるようになっている。 図6では、アルミニウム配線2、11の4つの接触点が 示され、その内の右側の2つの接触点にAF素子30を 配置している。

【0018】シリコン半導体基板1の表面には膜厚10 20 00nm程度のBPSG絶縁膜15が形成されている。 半導体基板1のフィールド酸化膜が形成されている表面 と絶縁膜15の間に形成されているポリシリコン配線や 他の絶縁膜の記載は省略している。この絶縁膜15の上 にTi/TiNを20/70nm程度スパッタリング し、その上にアルミニウムを800nm程度スパッタリ ングし、その上にTi/TiNを20/70nm程度ス パッタリングする。その後、フォトレジスト(図示せ ず)をマスクとして、これらの積層体をRIE (Ractiv e Ion Etting) エッチングして下地層16、第1アルミ 30 ニウム配線2、アンチヒューズ素子の第1の電極である バリヤメタル層17を形成する(図3)。 次いで、 膜厚 400 n m程度のSiO2 絶縁膜4を層間絶縁膜として CVDにより形成する。これは、前述のようにTEOS 膜、すなわち、有機オキシシラン(Si(OC2 H5) 4)の熱分解により形成される。次いで、フォトレジス トをマスクにしてアンチヒューズ素子の第1の電極17 上の絶縁膜4をRIEにより選択的にエッチングして開 孔部5を形成する。第1の電極17は、Ti/TiNバ リヤメタル層からなり、後工程の熱処理により発生する 40 アルミニウムのヒロックを防止する作用を有するので、 エッチングにより薄くならないようにする。したがっ て、TEOS-SiO2とTi/TiNの選択比が高い 条件でエッチングを行う。

【0019】 また、 開孔部5にテーパが付くように条件 を選んでエッチングする。開孔部5底面の径を、例え ば、 0.8μ mにすると、開孔部5上部の口径を $1\sim2$ μmが適当である(図4)。次いで、半導体基板1上 に、例えば、プラズマCVDによりシリコンと窒素の原 子組成比が1.2≧N/Si≧0.6であるシリコン窒 50 ーズ膜材料のシリコン窒化膜は、以下に述べるように、

化膜を20nm程度堆積させ、その上に、TiNを10 0 n m程度スパッタリングする。 ついでフォトレジスト をマスクとして、RIE又はCDE (Chemical DryEtch ing) によりパターニングして、アンチヒューズ膜とし てのシリコン窒化膜20及び第2の電極としてのTiN バリアメタル層18をアンチヒューズ部に形成する。そ の後、例えば、TEOS膜からなるSiO2 絶縁膜を堆 積し、エッチバック法などにより平坦化して、層間絶縁 膜24を半導体基板1の全面に形成する(図5)。 次い で、フォトレジストをマスクとして、RIEなどで第2 の電極18上の層間絶縁膜24に開孔部31を形成す る。この後、アルミニウムを100 nmほどスパッタリ ングし、フォトレジストをマスクとしてパターニングし て第2アルミニウム配線11を形成する(図6)。その 後、前実施例の様に通常のパッシベーション工程を行っ て第2アルミニウム配線を保護する。

10

【0020】次ぎに、図8を参照して第4の実施例を説 明する。図は、アンチヒューズ素子を含むFPGAの断 面図である。以上の実施例において、アンチヒューズ素 子はすべて上下の位置関係にある配線間の接触点に配置 されているが、この実施例では、半導体基板の同じ絶縁 膜の上に形成された2つの配線間に配置することもでき る。アンチヒューズ素子を同一平面に形成される配線間 に配置し、これを破壊するには、かなり高いプログラム 電圧(破壊電圧)を必要とする。そこで、発明者等は、 先に、アンチヒューズ素子にフローティング電極を用い ることを提案した (特願平5-112195号)。これ は第1及び第2の電極を兼ねることができる第1の配線 と第2の配線との間に、アンチヒューズ膜を配置する共 に、第3の電極であるフローティング電極を介在させる ことにより、プログラム電圧を所望の大きさに設定し、 非プログラム状態では低容量にするというものである。 シリコン半導体基板1上の絶縁膜15に第1のアルミニ ウム配線25及び第2のアルミニウム配線26を近接し て配線する。そして、アルミニウム配線25、26のア ンチヒューズ素子部の上にそれぞれTi/TiNバリア メタル層27、28を形成する。これは、第1及び第2 の電極であり、アルミニウム配線のヒロックを防止する ことができる。

【0021】プラズマCVD法を用いてシリコンと窒素 の原子組成比が1.2≥N/Si≥0.6のシリコン窒 化膜20を第1及び第2の電極27、28上及びこれら 電極間の絶縁膜15上に形成する。 さらにこのアンチヒ ューズ膜20の上にAIやTiなどの任意の材料を用い る。アンチヒューズ素子の容量は、フローティング電極 によって、フローティング電極と第1の電極とによる容 量と、フローティング電極と第2の電極による容量の電 極に分割されるので、プログラム電圧及び容量の自由度 が増す。また、この実施例で用いる本発明のアンチヒュ

比誘電率がアモルファスシリコンよりかなり低いのに化 学量論的なSi3 N4 より破壊電圧は十分小さく、リー ク電流も少ないので、この実施例でも理想的なアンチヒ ューズ膜として利用できる。次ぎに、図9を参照して第 5の実施例を説明する。第1の実施例では、第1アルミ ニウム配線2と第2アルミニウム配線11とのコンタク トにアンチヒューズ素子を介在させるが、これらの配線 のすべてのコンタクトにアンチヒューズ素子を介在させ るのではない。この実施例では、左側のコンタクトがア ンチヒューズ素子を非介在にしている。どのコンタクト 10 化学量論的なSi3 № よりは厚いアンチヒューズ膜を を形成するにも絶縁膜19、21に開孔部10を形成す る必要があるが、左側のコンタクトを形成する場合に、 第1アルミニウム配線2上のバリアメタル層17は残っ ている。

【0022】このバリアメタルの存在は、配線抵抗の増 大を招くので、これを防ぐ必要がある場合には、アンチ ヒューズ素子が介在しないコンタクトにおいてバリアメ タルを取り除く必要がある。そのためには、第1アルミ ニウム配線2上のバリアメタル層17の材料には、アン チヒューズ素子の電極であるバリアメタル層18が有す 20 るエッチング速度より大きいエッチング速度の材料を選 択すれば良い。次ぎに、図10乃至図14を参照して本 発明の半導体装置に用いるアンチヒューズ素子のアンチ ヒューズ膜材料の特性について説明する。 図10は、ア ンチヒューズ膜材料であるプラズマCVDを用いて形成 したシリコンと窒素の原子組成比が1.2≥N/Si≥ 0.6のシリコン窒化膜の原子組成比 (N/Si)の比 誘電率依存性を示す特性図であり、縦軸に比誘電率 & s 、横軸にN/Si比を示す。図11は、前記シリコン 窒化膜の原子組成比 (N/Si)の抵抗率依存性を示す 30 特性図であり、縦軸に抵抗率 (Ωcm)、横軸にN/S i 比を示す。図1 2は、前記シリコン窒化膜の原子組成 比(N/Si)の破壊電圧依存性を示す特性図であり、 縦軸にプログラム電圧(破壊電圧)の強さ(MV/c m)、横軸にN/Si比を示す。図13は、前記シリコ ン窒化膜の原子組成比の各電源電圧Vddを使用したとき のアンチヒューズ膜厚の許容上限及び下限の依存性を示 す特性図であり、縦軸に膜厚 (nm) 横軸にN/Si比 を示す。

【0023】アンチヒューズ素子に用いるアンチヒュー 40 ズ膜は、アンチヒューズ素子としての前述の特性(a) ~(f)を満足することが必要である。 図7に示すよう に半導体装置 (FPGA) にアンチヒューズ素子を備え る場合、素子を取り付ける配線2、11には、通常、プ ログラム用トランジスタ(図示せず)をそれぞれ接続す る。これらトランジスタのゲート酸化膜厚は、同じチッ プ内に形成される論理回路などを構成するセルトランジ スタと同じである。そこで、アンチヒューズ素子の破壊 電界は、トランジスタのゲート酸化膜の破壊電界より低 く、且つ、バーイン試験などの品質保証試験時のテスト 50 ので、FPGA用アンチヒューズ素子としては、実用性

電界より大きくする必要がある。ゲート酸化膜の破壊電 界は、約10MV/cmである。また、世代ごとの動作 電圧Vddに対して、ゲート酸化膜厚Toxは、Vdd/Tox (Edd)が約3.3MV/cmになるように通常スケー リングされる。そして、前記テスト電圧は、1.5Vdd である。従って、アンチヒューズ素子のプログラム時に 印加できるプログラム電圧Vppは、ほぼVddの1.5~

12

ンチヒューズ膜の膜厚も図13のように制限されるが、 用いることが可能である。また、リーク電流が大きすぎ ることは、FPGAの特性を劣化させる。

3倍が必要である。Vppにこの様な制限があるためにア

【0024】アンチヒューズ素子に起因する許容リーク 電流 (I leak) はVddが5 Vの世代で、1 チップ当たり 100K個のアンチヒューズ素子を実現し、次世代から はスケーリング則にのっとり集積度が増すと考えると、 10^{-11} A/ μ m² であり、許容容量は、約4 f F/ μ m² である。図14は、前記シリコン窒化膜の原子組成 比(N/Si)のリーク電流及び容量依存性を示す特性 図であり、縦軸にリーク電流 I leak (A/μm²) 及び 容量 $(fF/\mu m^2)$ 、横軸にN/Si比を示す。この 特性図によってN/Si比の上限及び下限を説明する。 実線Aは、アンチヒューズ膜厚の許容上限及び下限にお けるリーク電流曲線であり、前述の様に許容リーク電流 を考慮すると、N/Si比の下限は、0.6である。実 線Bは、アンチヒューズ膜厚の許容上限及び下限におけ る容量曲線であり、前述の様に許容容量を考慮するとN /Si比の上限は、1.2である。図10によれば、N /S i 比が小さいと比誘電率が大きくなるが、 アンチヒ ューズ膜の膜厚は、N/Si比が大きくなるにしたがっ て小さくなるので、比誘電率が小さくなるにもかかわら ず、容量が大きくなっていく。したがって、この上限を 越えることはできない。しかし比誘電率はN/SiHの この範囲で小さくなっているので、容量の増大を低く押 さえることができる。

【0025】以上の条件によりアンチヒューズ膜材料は 選択されるが、従来の材料として知られている代表的な ものは、アモルファスシリコンと化学量論的な窒化シリ コン(Sia Na)である。しかし、アモルファスシリ コンは、破壊電界は低いが、抵抗率が小さく、且つ、比 誘電率が高いために、回路スピードが落ち、リーク電流 も大きくなる欠点を有している。また、化学量論的窒化 シリコンは、抵抗率も大きく、比誘電率も高いが、破壊 電界が大きいので、FPGA用アンチヒューズ素子とし ては実用性に乏しい傾向にある。本発明の窒化シリコン は、N/Siが0.6から1.2まで比誘電率がほぼ7 前後であり窒化シリコンに近い値を有しながら、抵抗率 が高く、破壊電界がアモルファスシリコンに近い低い値 から化学量論的窒化シリコンに近い高い値を備えている

が高く選択性の高い材料が得られる。本発明に用いるアンチヒューズ素子の電極であるバリアメタル層の材料には、前述のTiNやTi/TiNの積層膜に限らず、TiSi、TiW、Ti、WSi、Mo、MoSi及びこれらの積層膜などを用いることができる。また、前記実施例では、アルミニウム配線として、ポリシリコン配線に接続する第1A1配線及びその上の第2A1配線とを用い、それらの間にアンチヒューズ素子を介在させているが、本発明は、多層配線の任意の配線を用いることができる。例えば、半導体装置に4層のアルミニウム配線にアンチヒューズ素子を取り付けることができる。さらに、第1層と第3層のアルミニウム配線のように配線を飛び越えてこの素子を取り付けることができる。

[0026]

【発明の効果】本発明のアンチヒューズ膜に用いる窒化シリコンは、比誘電率が窒化シリコンに近い値を有しながら、抵抗率が高く、破壊電界がアモルファスシリコンに近い低い値から化学量論的窒化シリコンに近い高い値を備えているので、FPGA用アンチヒューズ素子とし20ては、実用性が高く選択性の良い材料である。また、本発明のアンチヒューズ素子は、電極にアルミニウムに対するバリアメタルを用いているので、アルミニウム配線のヒロック発生を未然に防いでいる。さらに、アルミニウム配線間のアンチヒューズ膜が形成される層間絶縁膜の開孔部をテーパ状に形成しているので、アンチヒューズ膜の段切れがなく安定したアンチヒューズ素子が形成される。

【図面の簡単な説明】

【図1】本発明の第1の実施例の半導体装置の断面図。

【図2】第2の実施例の半導体装置の断面図。

【図3】第3の実施例の半導体装置の製造工程断面図。

【図4】第3の実施例の半導体装置の製造工程断面図。

【図5】第3の実施例の半導体装置の製造工程断面図。

14

【図6】第3の実施例の半導体装置の製造工程断面図。

【図7】本発明の半導体装置の模式配線図。

【図8】第4の実施例の半導体装置の断面図。

【図9】第5の実施例の半導体装置の断面図。

【図10】本発明の半導体装置のアンチヒューズ膜の特性図。

【図11】本発明の半導体装置のアンチヒューズ膜の特性図。

【図12】本発明の半導体装置のアンチヒューズ膜の特性図。

【図13】本発明の半導体装置のアンチヒューズ膜の特性図。

【図14】本発明の半導体装置のアンチヒューズ膜の特性図。

【図15】従来の半導体装置の断面図。 【符号の説明】

1 半導体基板

2、11、25、26 アルミニウム配線 3、8、16、17、18、27、28 バリアメタ ル層

4、9、14、15、19、21、22、23、24 絶縁膜

5、10、31 開孔部

6、20 アンチヒューズ膜

7 導体層


12 フィールド酸化膜

13 ポリシリコン配線


30 29 フローティング電極


30 アンチヒューズ素子


【図1】





【図2】


















【図14】



フロントページの続き

(51) Int. Cl.⁶

識別記号 庁内部

庁内整理番号 7376-4M FI

技術表示箇所

(72)発明者 安田 浩朗

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝総合研究所内

(72)発明者 池田 直樹

HO1L 29/46

神奈川県川崎市川崎区駅前本町25番地1

 \mathbf{R}

東芝マイクロエレクトロニクス株式会社内

(72) 発明者 波磨 薫

神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエレクトロニクス株式会社内